ICS31.200 CCSL55 中华人民共和国国家标准 GB/T46280.3—2025 芯粒互联接口规范 第3部分:数据链路层技术要求 Specificationforchipletinterconnectioninterface— Part3:Datalinklayertechnicalrequirements 2025-08-19发布 2026-03-01实施 国家市场监督管理总局 国家标准化管理委员会发布目 次 前言 Ⅲ ………………………………………………………………………………………………………… 引言 Ⅳ ………………………………………………………………………………………………………… 1 范围 1 ……………………………………………………………………………………………………… 2 规范性引用文件 1 ………………………………………………………………………………………… 3 术语和定义 1 ……………………………………………………………………………………………… 4 缩略语 1 …………………………………………………………………………………………………… 5 数据链路层功能 2 ………………………………………………………………………………………… 6 接口 2 ……………………………………………………………………………………………………… 6.1 Flit格式 2 …………………………………………………………………………………………… 6.2 错误检测和纠错 7 …………………………………………………………………………………… 6.3 重传 8 ………………………………………………………………………………………………… 6.4 数据通路序号翻转 10 ………………………………………………………………………………… 6.5 数据通路数据分发 10 ………………………………………………………………………………… 6.6 数据通路对齐 11 ……………………………………………………………………………………… 6.7 链路状态管理 11 ……………………………………………………………………………………… 6.8 功耗管理 12 …………………………………………………………………………………………… 7 CPIF 14 …………………………………………………………………………………………………… 8 PAIF 14 …………………………………………………………………………………………………… 8.1 发送数据接口 14 ……………………………………………………………………………………… 8.2 接收数据接口 15 ……………………………………………………………………………………… 8.3 控制接口 15 …………………………………………………………………………………………… 9 配置接口 16 ………………………………………………………………………………………………… 参考文献 18 …………………………………………………………………………………………………… ⅠGB/T46280.3—2025 前 言 本文件按照GB/T1.1—2020《标准化工作导则 第1部分:标准化文件的结构和起草规则》的规定 起草。 本文件是GB/T46280《芯粒互联接口规范》的第3部分。GB/T46280已经发布了以下部分: ———第1部分:总则; ———第2部分:协议层技术要求; ———第3部分:数据链路层技术要求; ———第4部分:基于2D封装的物理层技术要求; ———第5部分:基于2.5D封装的物理层技术要求。 请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。 本文件由中华人民共和国工业和信息化部提出。 本文件由全国集成电路标准化技术委员会(SAC/TC599)归口。 本文件起草单位:中关村高性能芯片互联技术联盟、中国电子技术标准化研究院、深圳市海思半导 体有限公司、清华大学、盛合晶微半导体(江阴)有限公司、深圳市中兴微电子技术有限公司、北京大学、 中国移动通信有限公司研究院、福建省电子信息(集团)有限责任公司、北京芯力技术创新中心有限公 司、中科芯集成电路有限公司、上海交通大学、中茵微电子(南京)有限公司。 本文件主要起草人:吴华强、李翔宇、张玉芹、蔡静、杨蕾、崔东、刘昊文、刘泽伟、李洋、齐筱、张旭、 刘青松、李男、王大鹏、王玮、叶乐、贾天宇、李欣喜、章莱、金鹏、魏敬和、华松逸、贺光辉、蒋剑飞、袁春、 朱红卫、许弘文、高强。 ⅢGB/T46280.3—2025 引 言 芯粒(chiplet)技术是通过高带宽互联接口和先进封装,将多个裸芯片或集成的裸芯片集成为一个 更大的芯片或系统,兼具高性能和低成本优势。在后摩尔时代,芯粒技术是支撑高性能计算产业发展的 关键技术之一。 GB/T46280《芯粒互联接口规范》旨在对芯粒间点对点互联的数据传输处理机制进行统一,用于不 同供应商(设计单位、制造单位、封测单位)、不同功能、不同工艺节点的芯粒实现高效互联互通。 GB/T46280《芯粒互联接口规范》规定了芯粒间互联的分层架构,以及各层的功能要求和层间接口 要求,拟由五个部分构成。 ———第1部分:总则。目的在于界定芯粒互联接口的术语和定义、缩略语,规定芯粒互联接口的分 层架构以及各层的基本功能,并确立互联场景和封装类型。 ———第2部分:协议层技术要求。目的在于规定芯粒互联接口的协议层技术要求、通用SoC总线 协议、高带宽存储协议及自定义协议的报文格式适配方式。 ———第3部分:数据链路层技术要求。目的在于规定芯粒互联接口的数据链路层技术要求。 ———第4部分:基于2D封装的物理层技术要求。目的在于规定芯粒互联接口的基于2D封装的物 理层技术要求。 ———第5部分:基于2.5D封装的物理层技术要求。目的在于规定芯粒互联接口的基于2.5D封装 的物理层技术要求。 ⅣGB/T46280.3—2025 芯粒互联接口规范 第3部分:数据链路层技术要求 1 范围 本文件规定了芯粒互联接口的数据链路层技术要求,包括:传输报文格式、数据错误检测和纠错机 制,以及链路状态和功耗管理相关技术要求。 本文件适用于芯粒互联接口的设计、制造和应用。 2 规范性引用文件 下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文 件,仅该日期对应的版本适用于本文件;不注日期的引用文件,其最新版本(包括所有的修改单)适用于 本文件。 GB/T46280.1 芯粒互联接口规范 第1部分:总则 3 术语和定义 GB/T46280.1界定的术语和定义适用于本文件。 4 缩略语 下列缩略语适用于本文件。 ARQ:自动重复请求(AutomaticRepeatRequest) AXI:高级可扩展接口(AdvancedExtensibleInterface) CHI:一致性互连中枢接口(CoherentHubInterface) CPIF:芯粒物理层接口(ChipletPHYInterface) CRC:循环冗余校验(CyclicRedundancyCheck) DEC:双比特纠错(DoubleErroorDetection) ECC:错误纠正码(ErrorCorrectionCode) FEC:前向纠错(ForwardErrorCorrection) Flit:数据块(Flowcontrolunit) IO:输入/输出端口(Input/Output) NRZ:不归零编码(NonReturntoZero) PAIF:协议适配接口(ProtocolAdapterInterface) PHY:物理层(Physicallayer) RX:接收器(Receiver) SEC:比特纠错(SingleErroorDetection) SoC:片上系统(SystemonChip) TX:发送器(Transmitter) 1GB/T46280.3—2025 5 数据链路层功能 数据链路层为通信双方提供可靠的数据传输,应实现以下功能: ———传输错误检测和纠错机制:CRC产生和校验、重传、ECC; ———链路状态和低功耗状态切换管理; ———传输报文格式定义; ———多通路的绑定组成更大传输带宽链路。 6 接口 6.1 Flit格式 6.1.1 Flit数据格式 数据链路层以Flit为数据传输单位,上层的数据报文Packet通过切分后以Flit为最小单位进行传 输。Flit数据格式如图1所示。 图1 Flit数据格式 其中,Payload为协议层的Packet数据填充在Flit中,Header为数据链路层根据不同的Payload 类型进行填充的信息,Tail为Flit的Header和Payload的错误校验位。 H_Len为Header位宽,定义为5bit。T_Len为Tail位宽,定义为11bit。 F_Len为Flit数据位宽,其值为F_Len=H_Len+Payload位宽+T_Len。 图1中,bit[0]表示Flit的最低bit位,bit[F_Len-1]表示Flit的最高bit位。 数据链路层Payload位宽支持以下4种长度类型(位宽模式): a) 16Byte; b) 32Byte; c) 48Byte; d) 60Byte。 数据链路层每个单位传输时间只能使用一种长度类型,不同长度类型的Flit不能并行传输。不同 单位传输时间可传输不同长度类型的Flit。 Flit数据格式中,Header的格式如图2所示,其内容定义见表