ICS 31.200 SJ L 56 备案号： 中华人民共和国电子行业标准 SJ/T11477—2014 IP核交付项规范 IPcoredeliverablesspecification 2014-10-14发布 2015-04-01实施 中华人民共和国工业和信息化部 发布 SJ/T11477—2014 前 言 本规范按照GB/T1.1一2009给出的规则起草。 请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别这些专利的责任。 本规范由工业和信息化部电子工业标准化研究院归口。 本规范的起草单位：集成电路IP核标准工作组 本规范主要起草人：肖立伊 方发、叶以正、何卫锋、赵梦恋、来逢昌。 AND SJ IND SJ/T11477—2014 IP核交付项规范 1范围 本规范规定了数字IP核交付的主要内容，包括文档、设计、验证、测试、模型等方面的交付内容。 本规范可作为数字IP核转让时交付数据的主要依据。 本规范适用于数字IP核的提供者、使用者和第 方评价IP核的适用性和复用性。此处第三方是指在 IP核交易过程中进行认证和提供服 2术语和定义 下列术语和定 千本文件 2. 1 TE IP提供者 intellectual propert （IP)provide 在IP核交 易过理 和服务，以此换取 HNOL 收益。 2.2 IP使用者 在IP核交 用 与IP核的提供者相 对应。 2.3 强制 mandatory 必须提交的交付项 N D 2.4 推荐 recommended 为更好地理解或应用IP核建议提交的交付项。代码为R。 2.5 条件强制conditionalmandatory 代码为CM。 当条件满足时必须提交的交付项。1 2.6 条件推荐 conditionalrecommended 当条件满足时建议提交的交付项。代码为CR。 1 SJ/T11477—2014 3说明 3.1交付项类别 本规范根据交付项的表现形式将可交付项分为以下几类： 文档交付项； a) b) 系统设计交付项； c) 逻辑设计交付项； d) 电路设计交付项； (e 物理设计交付项； 模型交付项； f) g) 测试交付项； h) 功能验证交付项； i) 代码检查交付项； j) 时序与功耗分析交付项。 硅验证交付项。 本规范对所有的交付项进行统一编号：文档交付项类用“D+阿拉伯数字”表示；系统设计交付项 类用“S+阿拉伯数字”表示；逻辑设计交付项类用“L+阿拉伯数字”表示；电路设计交付项类用“C+ 阿拉伯数字”表示；物理设计交付项类用“P+阿拉伯数字”表示；模型交付项类用“M+阿拉伯数字” 表示；功能验证交付项类用“V+阿拉伯数字”表示；测试交付项用“T+阿拉伯数字”表示；代码检查 交付项类用“C+阿拉伯数字”表示；时序与功耗分析交付项类用“A+阿拉伯数字”表示；硅验证交付 项类用“F+阿拉伯数字”表示。例如：IPBrief文档交付项在本规范中编号为D1。 3.2交付项的重要性 为便于IP核的复用和质量评估，定义了交付项的重要性。交付项的重要性分为强制、推荐、条件强 制和条件推荐。交付项重要性的具体定义见第2章的术语和定义。 4交付项描述 4.1数字软IP核交付项 根据前面对交付项的分类定义，数字软IP核所有交付项按表1的规定。表1中交付项的格式是指交付 项的常用格式。 表1数字软IP核交付项 名称 ID 格式 强制性 描述 文档交付项 交付项目清单 D1 PDF, Txt, HTML M IP核提供者所有交付资料的清单。 M IP核简介 D2 HTML, PDF IP核的简洁描述。 2 SJ/T11477—2014 表1（续） 名称 ID 格式 强制性 描述 提供充分的信息让IP核使用者深入了 功能规范 D3 HTML,PDF M 解IP核的功能。 提供关于本IP核的详细介绍以及其内 设计手册 D4 HTML,PDF CM 部实现细节。 提供关于本IP核所涉及的验证环境、验 D5 CM? 功能验证文档 HTML,PDF 证方法、验证覆盖率等。 测试手册 D6 HTML,PDF CM IP核的测试方法和测试的实现方案。 关于IP核应用的详细信息，包括验证环 应用手册 D7 系统集成指南、应用环境等。 系统设计交付项 C, C++, VHDL, 户在进行系统设计时，可以利用 系统模型进行IP核的评估和选择。该模 系统评估模型 Verilog, Matlab, CM 型是非周期植确的模型。 verac 详细行为模型窗 单独IP核的功能验 VIDL, 正、IP核 更件协同验证，是基 详细行为模型 Verilog CM 于周期精确 模型不包含IP核 内部的详细 INO 逻辑设计交 Verilog, HDL 可综合的 （RTL）源代码。 ystoms M IP核的寄 RTL源代码 SystemVerila 综合脚本 在综合工具中进行综 综合脚本 L2 Tel M 合的控制脚术 M 综合约束给出P核在综合工具中进行 综合约束 Tel M +的时房约束信息、功耗约束信息和 课信息等内容。 编译顺序列表 IP核各模块编译顺序文件列表。 IP核预布局约束、连接约束、位置约束、 预布局规划信息 L5 PDEELEE,S 块信息和端口信息等。 测试交付项 可测性设计（DFT）脚本是IP核在DFT DFT脚本 T1 Tel R 工具中进行测试插入的控制脚本。 ATPG脚本是IP核在ATPG工具中进行 ATPG脚本 T2 Tel R 测试图形生成的控制脚本。 设计规则检查文件记录了可测性设计 设计规则检查文件 T3 STIL R 过程中需要遵守的设计规则。 测试包封是提供IP核的测试接口和各 测试包封 T4 Verilog, VHDL CR6 种测试工作模式的硬件模块。 3 SJ/T11477—2014 表1(续) 名 ID 格式 强制性 描述 测试模型 测试模型描述IP核进行SoC集成时的 T5 CTL R 测试相关内容，包括IP核端口、scan 结构、测试协议等。 功能验证交付项 Vera, e, System C, 验证平台包括验证IP核功能和时序所 验证平台 V1 C++,C,Verilog,VHDL, M 需的模块和元件。 SystemVerilog etc. Verilog, VHDL, C, 驱动器是验证平台的一部分，用来对IP 驱动器 V2 C++, Vera, e, M 核的信号施加激励，并捕获IP核的响 应。 SystemVerilog Verilog, VHDL, C, 监视器是验证平台的一部分，用来探测 监视器 V3 C++, Vera, e, PSL, M 协议错误和监视模拟结果。 System Verilog Verilog,VHDL, C, 存储器行为模型 V4 C++,Vera,e, R 存储器的周期精确模型。 SystemVerilog Verilog, 接口模型是用来描述IP核与外围环境 接口模型 V5 VHDL, C, C++, R 相关操作的模型，如IP核与总线的接 System Verilog 口 ASCII, Verilog, VHDL 激励是基于验证平台上运行的一套用 激励 V6 Binary code, M 于功能验证的测试用例，如果使用随机 激励验证设计，需要加入约束。 constraints 模拟脚本与模拟工具相关，包括配置文 模拟脚本 V7 Scripts M 件、编译和运行脚本等。 代码覆盖率 v8 Scripts R 检查代码覆盖率的运行脚本。 交付脚本和配置文件，用来重建或证明 Scripts, 功能覆盖率 v9 M IP核达到功能规范所要求的覆盖率的 configuration files 标准要求。 Configuration files, 交付用来运行各种设计层次之间的等 等价性形式检查 V10 scripts, R 价性检查所需的脚本、约束、可配置文 constraints 件等。 CBV, 用来重建模型检查所需要的所有数据 形式模型检查 V11 Configuration fles, R 和文件（如约束、模型检查器版本、可 Scripts 配置文件、运行脚本等）。 包含IP核模块在硬件仿真器上进行仿 硬件仿真 V12 Multiple R 真所需的文件和数据，如配置文件以及 ROM代码等。 代码检查交付项 目录结构 C1 PDE, HTML, ASC II M IP核的目录结构及其说明。 4 SJ/T 11477—2014 表1(续) 名称 格式 ID 强制性 描述 命名规范文件 IP核包中的文件和交付项在命名方 C2 PDF, HTML, ASCII R 面所遵守的规则。 RTL代码风格规范文件 IP核的RTL描述中遵循的关于信号命 名、代码注释、模块划分、编码技巧 C3 PDF, HTML,ASCII R 等方面的规则文件，用以提高IP核的 可读性和可复用性。 时序与功耗分析交付项 时序分析脚本 A1 R 时序分析脚本是IP核进行静态时序 Scripts 分析的控制脚本。 用户定义的开关文件 R IP核设计者为进行功耗分析而定义 A2 SAIF 的开关活动情况。 SAIF文件 R 基于开关活动功耗计算的交互格式 A3 SAIF 文件。 VCD文件 R VCD文件包含用于功耗计算的基于 A4 VCD 事件的开关活动信息。 功耗分析脚本 A5 Scripts R 进行IP核功耗分析的控制脚本。 注1：设计手册包括了IP核详细实现细节，可以根据该文档恢复出IP核的RTL实现，通常是IP核提供者的机 密文档，只有在特定的商业模式下