ICS 31.200 L 55 SJ 备案号： 中华人民共和国电子行业标准 SJ/T11706——2018 半导体集成电路 现场可编程门阵列测试方法 Semiconductor integrated circuits test methodof field programmable gate array 2018-02-09发布 2018-04-01实施 发布 中华人民共和国工业和信息化部 bl ack SJ/T11706—2018 目 次 前言. 范围.. 2 规范性引用文件 3 术语和定义 般要求 4 4.1 标准大气条件 4.2 注意事项. 4.3 测试设备 4.4 电源和参 4.5 输入输 口状 4.6 测试演 详细要习 5 5.1 静态 5.2 动态 5.3 开关 5.4 功能 11 附录A（资 可酉 15 嵌入式功能模块测试方法. bl ack SJ/T11706—2018 前 言 本标准按照GB/T1.1—2009《标准化工作导则 第1部分：标准的结构和编写》给出的规则编写。 请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别这些专利的责任。 本标准由中华人民共和国工业和信息化部提出。 本标准由全国半导体器件标准化技术委员会集成电路标准化分技术委员会（SAC/TC78/SC2）归口。 本标准起草单位：中国电子技术标准化研究院、上海复旦微电子集团股份有限公司、中国科学院电 子技术研究所、中国电子科技集团公司第47研究所、中国电子科技集团公司第58研究所、中国航天科技 集团公司第九研究院第772研究所、深圳国微电子有限公司、成都华微电子科技有限公司、复旦大学、 成都振芯科技股份有限公司、中国航天科技集团公司。 本标准主要起草人：刘芳、尹航、胡海涛、刘彬、周慧、贾一平、杜海军、陈诚、蒙喜鹏、王佩宁、 张路、王健、罗彬。 II bl ack SJ/T11706—2018 半导体集成电路 现场可编程门阵列测试方法 1范围 本标准规定了SRAM型现场可编程门阵列（FieldProgrammableGateArray，以下简称FPGA）的电 参数测试方法。 2规范性引用文件 AND 注日期的版本适用于本文件。 凡是不注日期的引用文件，其最新版本（包括所有的修改单）适用于 第2部分：数字电路 GB/T17574 IND 998 半寻体器件集成电路 3术语和定 HO 下列术 适用于袭 3.1 输入输出单无 input outputbloel 输入输出元 简称IOB是FPGA与外赛的接部 完成不同电 对输入/输出信号 LO 3.2 可配置逻辑模块 configurablelogicblock 可配置逻辑模块， 3.3 配置文件 con Ciguration file 根据FPGA开发要求编制规定并约束FPGA功能的数据文件 也标位流文件。配置文件一般包括 配置数据（用来定义可编程逻辑单元状 市令（用来控制设备处理配置数据指令的方 式）。 3.4 配置过程configurationprocess 使用一种特定的配置模式将特定的比特流（配置文件）加载到FPGA的过程。特定的配置模式与所 配置的FPGA有关。 3.5 外部开关参数 external switchingparameter 能够从器件引出端直接测量得到的开关参数，例如引脚到引脚的延迟时间。 3.6 内部开关参数 文internalswitchingparameter 不能直接从FPGA引出端直接测试的开关参数，例如引出端到内部节点的延迟时间，或者两个内部 节点之间的延迟时间。 1 bl ack SJ/T11706—2018 4一般要求 4.1标准大气条件 除本标准或适用的相关文件另有规定外，电测试环境温度为253℃，相对湿度为45%～80%，环境 气压为86kPa~106kPa。 4. 2 注意事项 测试期间，应遵循以下注意事项： 测试期间，确保FPGA接地良好，且应避免外界干扰对测试准确度的影响； b) 测试期间，施于FPGA的电源电压应在规定值的±1%以内，施于FPGA的其它电参量的准确度 应符合FPGA相关文件的规定； ) FPGA与测试系统连接或断开时，不应超过FPGA的使用极限条件； (p 除另有规定外，FPGA应在额定条件下达到稳定输出后开始测试，测试用设备、仪器等应按该 设备、仪器的使用要求进行预热； e) 测试期间，不得带电插拔FPGA； f) 测试期间，应避免因静电放电而引起FPGA损伤。 4.3测试设备 测试设备应能保证FPGA测试的顺利进行，且具备相应的测试准确度，应能为FPGA提供下列条件： a) 提供必要的电源供应； b) 完成相关的芯片配置过程，必须满足接口电平、接口协议和向量深度等要求； c) 施加必要的测试激励，激励信号必须满足准确度、稳定性等要求； d) 当需要外部时钟时，提供合适的时钟输入； (e 提供合适的接口和数据通道； f) 提供必要的负载； 对输出响应进行采样，并进行适当的数据分析。 g) 4.4 电源和参考电压的设置 电源和参考电压的设置： 测试过程中，应满足外部电源电压、内部核心电压或适用时的其他电源的电压设置要求； b) 按相关规定设置参考输入电压（VREF）。 注：与电平标准相关，当需要设置参考输入电压时，应按照测试过程中设定的电平标准选取合适的值 4.5输入输出单元端口状态 在未配置状态下，空白FPGA的输入输出单元端口为不确定态。测试过程中，配置文件应根据测试 要求定义IOB资源分配，可定义为输入、输出和固定电平；允许将未使用的IOB端口设定为固定电平状 态或高阻状态。 4.6测试流程 FPGA的整个测试流程包括了对FPGA多次的配置和相应的测试过程。FPGA配置可描述为：将FPGA 配置成所需的测试电路或测试路径；测试过程可描述为：施加测试激励，测试输出信号或分析输出响应 验证FPGA功能。 2 bl ack SJ/T11706—2018 每次测试前，应按规定连接测试仪器，检查测试仪器连接完好，确认FPGA与测试仪器连接正常， 并按以下步骤完成单次FPGA配置和相应的测试过程： a) 确定FPGA的配置状态，包括内部配置图形、使用的IOB端口、未使用的IOB端口的状态以及其 他需设置的端口信号； b) 根据测试要求，将配置文件下载到被测FPGA，并确认下载过程正确； 按规定施加适当的测试激励，观察相应的输出，并进行分析判断。 c) 5详细要求 5.1 静态参数 5.1.1通则 AND 接口电源电流、静态内核电源电 HON 5.1.2 输入高电 按GB/T 5.1.3 输入 按GB/ 1998中##的规进 行测试。 5.1.4 输出 高电平 电压（Vo） R 按GB/T 7574 1998中 5.1.5 输出低电 按GB/T1 1998中第2节第1章的规定进行测试。 V 静态接口电源电流（0） 5.1.6 1998中第2 按GB/T17574 节第4章的规定进行测试。 S 静态内核电源电流（cCIN） 5.1.7 RD 按GB/T17574—1998中第2节第4章的规定进行测 5.1.8 上电电流（/ccir） 5.1.8.1 目的 在规定的测试条件下，测试FPGA核心工作电压引脚的上电电流。 5.1.8.2 测试原理图 IccINT的测试原理图如图1所示。 3 bl ack SJ/T11706—2018 VecesT 上电成功标志 其它电源 FPGA 图1上电电流/cINr测试原理图 5.1.8.3测试条件 测试期间，下列测试条件应符合有关文件的规定： 环境或参考点温度； a) 接口电源电压Vcco; b) (o 上电顺序。 5.1.8.4程序 测试程序分为直接测量和间接测量。 1）直接测量程序如下： 在规定的环境条件下，将FPGA接入测试系统中。但不上电，此时FPGA成功上电输出信 a) 号标志位应处于无效状态； 施加规定电源和参考电压（VcCINT、VccO、VREF等）： b) 判断FPGA成功上电输出信号标志位，应变为有效； 上述现象均符合的情况下，记录上电过程中内核电源电压VcCINT的最大电流值。 d) 间接测量程序如下： 2)1 在规定的环境条件下，将FPGA接入测试系统中。但不上电，此时FPGA成功上电输出信 a) 号标志位应处于无效状态； b) 设置VccINT电源通道限流上限为目标值，各电源按要求上电； 判断FPGA成功上电输出信号标志位，应变为有效； c) 上述现象均符合的情况下，记录上电过程中内核电源电压VccINT的最大电流值不超过限流 (p 设置的目标值。 5.1.9 输入低电平漏电流（/L） 按GB/T17574一1998中第2节第2章的规定进行测试。 5.1.10输入高电平漏电流（/m） 按GB/T17574一1998中第2节第2章的规定进行测试。 4 bl ack