ICS31.200 L55 SJ 备案号： 中华人民共和国电子行业标准 SJ/T117032018 数字微电子器件封装的串扰特性测试方法 Crosstalk test method for digital microelectronic device packages 2018-02-09发布 2018-04-01实施 中华人民共和国工业和信息化部 发布 SJ/T11703—2018 前言 本标准按照GB/T1.1—2009给出的规则起草。 请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别这些专利的责任。 本标准由全国集成电路标准化分技术委员会（SAC/TC78/SC2）归口。 本标准主要起草单位：中国电子技术标准化研究院、中国电子科技集团公司第十三研究所、清华大 学、中国电子科技集团公司第五十八研究所 本标准主要起草人：王琪、张嵋 本标准为首次发布。 SJ 1 S D SJ/T11703—2018 数字微电子器件封装的串扰特性测试方法 1范围 本标准规定了在数字微电子器件封装引出端之间，测试宽带数字信号和噪声交叉耦合水平的方法。 本标准适用于数字微电子器件封装。当驱动和负载阻抗已知时，适用于多种逻辑系列产品。 2 规范性引用文件 INFOR AND GJB548 天器件 试验方法和程序 微电 3 术语和定义 下列术语 泉义及符号用 于本文件。 3.1术语和 3.1.1 串扰 asstal 封装导 尚信波形和媒声波形的耦合 3. 1.2 耦合电容 couping capacitance 对传输线中一条传输线加载电荷脉冲的方式，测得我 条传输线中与时间常数 相关的有效耦合电容。 3.1.3 puisevoltage 噪声脉冲电压 noisep 3.1.4 峰值噪声电压 peaknoisevoltage 在接收输入线上测得的噪声脉冲电压的峰值。 3.2符号 3.2.1逻辑电平 VoL(max)：输出低电平电压的最大值。 VoH(min)：输出高电平电压的最小值。 Viu(max)：输入低电平电压的最大值。 ViH(min)：输入高电平电压的最小值。 SJ/T117032018 3.2.2噪声脉冲宽度 tpL：在Vu(max)下测得的低电平噪声脉冲宽度。 tH：在VH(min)下测得的高电平噪声脉冲宽度。 3.2.3转换时间 tLH：上升时间。在输出端从低电平向高电平转换的状态下，输出端电压从高电平的10%上升到90% 所经历的时间。 所经历的时间。 3.2.4串扰参数 C：耦合电容（见3.1.2） VN：噪声脉冲电压（见3.1.3）。 VNPK：峰值噪声电压（见3.1.4）。 4一般要求 4.1测试环境 除另有规定外，测试环境（温度、气压等）应符合GJB548的相关规定。 4.2测试设备 测量和试验设备应满足测量和试验的使用要求。仪器设备的基本要求规定如下： a) 信号发生器：对于封装特性评估验证，所采用信号发生器的转换时间、VoH和VoL的准确度应在 5%以内。信号发生器的标称特性源阻抗为502。 宽带示波器：用于测试串扰脉冲的示波器所显示的上升时间应小于被测封装类型的器件上升 时间的20%。推荐使用采样型示波器。 c) 低电容探针：示波器和被测单元间的界面应采用高阻抗、低电容的探针。除订购文件另有说明 外，探针的最小阻抗应不低于10k2，最大电容（Cp）应不超过5pF。 d) 负载电阻：测试所用的负载电阻（R）应为低电感、低电容的片式电阻，且阻值偏差范围为 土5%。对于单端接收器的负载，负载电阻值应在订购文件中予以说明，该电阻值应与实际使 用的逻辑系列的负载阻抗水平相当。 测试设备引起的测试误差应满足所测参数准确度的要求。 e) 5特性测试 5.1耦合电容 5.1.1目的 测试数字微电子器件封装引出端之间的耦合电容。 5.1.2测试框图 测试装置如图1所示，包括信号发生器、示波器、探针和负载RL。 2 SJ/T117032018 宽带示波器 通道2 通道1 500片式电阻 RL 地平面 信号发生 器 图1 耦合电容测试装置 5.1.3测试条件 测试期间，应规定以下测试条件： a)环境温度范围； 驱动通道负载，单位为欧（Q2）。 5.1.4测试程序 按图1构成测试装置。除另有规定外，使用一个502片式电阻作为驱动通道的负载。对于信号接收 通道，使用订购文件中指定的负载总电阻值。在接收端连接到负载电阻之前，将探针连接到接收通道负 载上，以检查测试装置的寄生交叉耦合。测试并记录观测到的峰值脉冲电压。该峰值脉冲读数必须小于 与负载电阻相连引出端读数的50%，才能视为有效。调整测试装置连线的方向和配置，以最小化寄生交 叉耦合。 注：负载总电阻值即负载电阻和探针电阻的并联组合，应尽可能与微电路实际应用时逻辑系统中接收器指定的负载 阻抗相当。 将信号接收端连接到负载电阻上，同时调整脉冲宽度，使得充电时间可测量。测试波形上63%电压 点的时间（T），并通过公式（1）～公式（3）计算耦合电容（C。）： R,×R, ..(1) R, + R, T .(2) Rror Cc= Co- C, ..(3) 3 SJ/T11703—2018 式中： Rtot 负载总电阻，单位为欧（2）； 探针电阻，单位为欧（2）； Rp 负载电阻，单位为欧（2）； RL 负载总电容，单位为法（F）； 探针电容，单位为法（F）； T 测试波形上63%电压点对应的时间，单位为秒（s） 注：C的大小可作为一个相对量，用以对比数个封装与标准封装之间的潜在串扰特性。通过采用电路仿真进行脉冲 响应分析，耦合电容C亦可被用于预测各种逻辑系统或电路结构的串扰电平。 5.1.5 注意事项 应注意以下事项： a) 测试装置应通过同轴线或带 状线与封装相连：信号 号发生器和封装之间不应使用非屏蔽的导体 质。同轴线屏蔽的两端均须 接地。除非封 插座是微电路应用时配置的一部分，否则不应使用插座。封装引出端应与实际 使用情兄相对 安装装内新装-芯片互连介 应与负载电阻相连。 引出端选择 b) 对于具 对称、平行引出的简单封装， 寸引出端进行组合抽样测试。除订 购文件民有规定外， 应对与接地相的引出端和与地相对的引出端进行测试。对于具有非 应对所有相邻的专出 ，除另有规定外 端组合进行测试。 HNOL 5.2 噪声脉冲 中 5.2.1 目的 测试规定 字微电子 子器的牌产究 测试框图和测试程序 5.2.2 使用图1所用试 ，在逻辑系统要求或订购方指定的最小噪声脉冲宽度条件下测试串扰噪声脉 冲电压。测得耦合串扰的峰值噪声电压。 6有关订购文件应规定的内容 D 适用时，有关的订购文件应规定以下内容： Ce、VN、VNPK; b) VoL(max)、VoH(min)、VIL(max)、VH(min); c) tpL、tPH、tLH、tHLo 4 SJ/T11703—2018 中华人民共和 国 电子行业标 准 数字微电子器件封装的串扰特性测试方法 SJ/T11703—2018 * 中国电子技术标准化研究院 编制 中国电子技术标准化研究院 发行 电话：（010）64102612 传真：（010）64102617 地址：北京市安定门东大街1号 邮编：100007 网址：www.cesi.cn * 开本：880×12301/16 印张：3 字数：18千字 2018年4月第一版 2018年4月第一次印刷 印数：200册 定价：30.00元 版权专有 不得翻印 举报电话：（010）64102613