ICS31.200 CCSL56 中华人民共和国国家标准 GB/T44798—2024 复杂集成电路设计保证指南 Designassuranceguidelinesforcomplexintegratedcircuits 2024-10-26发布 2024-10-26实施 国家市场监督管理总局 国家标准化管理委员会发布目 次 前言 Ⅲ ………………………………………………………………………………………………………… 1 范围 1 ……………………………………………………………………………………………………… 2 规范性引用文件 1 ………………………………………………………………………………………… 3 术语、定义和缩略语 1 ……………………………………………………………………………………… 3.1 术语和定义 1 ………………………………………………………………………………………… 3.2 缩略语 2 ……………………………………………………………………………………………… 4 复杂集成电路设计 2 ……………………………………………………………………………………… 4.1 复杂集成电路设计流程 2 …………………………………………………………………………… 4.2 复杂集成电路系统需求分析和复杂集成电路设计规格定义 3 …………………………………… 4.3 复杂集成电路的数字电路设计 4 …………………………………………………………………… 4.4 复杂集成电路的模拟电路设计 6 …………………………………………………………………… 4.5 复杂集成电路可测性设计 7 ………………………………………………………………………… 4.6 复杂集成电路可靠性设计 8 ………………………………………………………………………… 4.7 复杂集成电路验证 11 ………………………………………………………………………………… 5 复杂集成电路设计质量保证 12 …………………………………………………………………………… 5.1 概述 12 ………………………………………………………………………………………………… 5.2 复杂集成电路设计质量保证工作内容 12 …………………………………………………………… 5.3 各阶段设计质量保证工作详细内容 13 ……………………………………………………………… 附录A(规范性) 主要研制阶段交付文件清单 17 ………………………………………………………… ⅠGB/T44798—2024 前 言 本文件按照GB/T1.1—2020《标准化工作导则 第1部分:标准化文件的结构和起草规则》的规定 起草。 请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。 本文件由中华人民共和国工业和信息化部提出。 本文件由全国集成电路标准化技术委员会(SAC/TC599)归口。 本文件起草单位:中国电子科技集团公司第二十四研究所、西安电子科技大学、重庆大学、深圳市汇 德科技有限公司。 本文件主要起草人:胡珂流、刘锐、庄弈琪、唐枋、张涛、张颜林、周亮、黄晓宗、杨勇。 ⅢGB/T44798—2024 复杂集成电路设计保证指南 1 范围 本文件提供了复杂集成电路的设计流程和各阶段设计质量保证工作内容。 本文件适用于指导复杂集成电路设计流程建立和质量保证。 2 规范性引用文件 下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文 件,仅该日期对应的版本适用于本文件;不注日期的引用文件,其最新版本(包括所有的修改单)适用于 本文件。 GB/T4365—2003 电工术语 电磁兼容 GB/T9178 集成电路术语 GB/T12750—2006 半导体器件 集成电路 第11部分:半导体集成电路分规范(不包括混合 电路) GB/T16464—1996 半导体器件 集成电路 第1部分:总则 GB/T17574—1998 半导体器件 集成电路 第2部分:数字集成电路 GB/T17940—2000 半导体器件 集成电路 第3部分:模拟集成电路 GB/T18349—2001 集成电路/计算机硬件描述语言Verilog GB/T37979—2019 可编程逻辑器件软件VHDL编程安全要求 3 术语、定义和缩略语 3.1 术语和定义 GB/T9178、GB/T16464—1996、GB/T17574—1998、GB/T17940—2000、GB/T18349—2001、 GB/T37979—2019和GB/T4365—2003界定的以及下列术语和定义适用于本文件。 3.1.1 复杂集成电路 complexintegratedcircuits 各种能够由用户根据具体应用进行编程和定制化设计的集成电路。 3.1.2 数字电路输入 digitalcircuitentry 采用设计语言对逻辑电路完成描述的设计过程。 3.1.3 逻辑综合 logicsynthesis 将电路的行为级描述转化成为门级表达的过程。 3.1.4 物理实现 physicalimplementation 基于半导体工艺,将所需逻辑功能用有效模块、门单元和其他逻辑单元映射实现,将前端网表转换 为芯片版图的过程。 1GB/T44798—2024 3.1.5 逻辑后仿真 logicpost-simulation 在完成物理实现后、器件实际制造之前进行的附带完整设计时序信息的仿真。 3.1.6 激励 excitation 用于驱动被测电路的特定输入信号。 3.1.7 内建自测试 build-inselftest 在电路内部加入一部分专门用于测试的设计,用其进行测试激励的建立和测试判据的产生。 3.2 缩略语 下列缩略语适用于本文件。 ATPG:自动测试向量生成(AutoTestPatternGeneration) BIST:内建自测试(Build-inSelfTest) BSC:边界扫描单元(BoundaryScanCell) DRC:设计规则检查(DesignRuleCheck) EDA:电子设计自动化(ElectronicDesignAutomation) EM:电迁移(ElectroMigration) ESDS:静电放电敏感度(ElectrostaticDischargeSensitive) FPGA:现场可编程门阵列(FieldProgrammableGateArray) HCI:热载流子注入(HotCarrierInjection) HDL:硬件描述语言(HardwareDescriptionLanguage) I/O:输入/输出(Input/Output) IP:知识产权(IntellectualProperty) JTAG:联合测试工作组(JoinTestActionGroup) LVS:版图和电路图一致性检查(LayoutVersusSchematic) NBTI:负偏置温度不稳定性(NegativeBiasTemperatureInstability) PCB:印制电路板(PrintedCircuitBoard) TAP:测试访问端口(TestAccessPort) TDDB:电介质/栅氧化层经时击穿(Time-DependentDielectricBreakdown) VHDL:超高速集成电路硬件描述语言(Very-high-speedIntegratedCircuitHardwareDescription Language) 4 复杂集成电路设计 4.1 复杂集成电路设计流程 复杂集成电路的设计源于系统需求,其主要设计流程如图1所示。首先对系统需求进行分析,转化 为可设计和可执行的电路设计输入,在此基础上完成设计规格的定义。如需要还可开展原型验证系统 的开发,对电路架构的合理性和可行性进行板级验证。随后开展硬件设计,设计过程中模拟和数字电路 采用不同的流程。两种类型电路设计完成后,开展混合信号总体集成。然后在数模混合信号仿真平台 上进行混合信号仿真验证,仿真通过则提交代工厂进行流片。若未通过,则要返回设计起始点对设计进 行修订。对于复杂集成电路的可靠性设计贯穿整个设计过程的始终,涵盖了规格定义、电路输入、版图 设计和仿真验证等各个环节。 2GB/T44798—2024