ICS31.200 CCSL56 中华人民共和国国家标准 GB/T43452—2023 模拟/混合信号 知识产权(IP)核交付项要求 Requirementsforanalog/mixed-signal intellectualproperty(IP)coredeliverables 2023-12-28发布 2024-04-01实施 国家市场监督管理总局 国家标准化管理委员会发布目 次 前言 Ⅰ ………………………………………………………………………………………………………… 1 范围 1 ……………………………………………………………………………………………………… 2 规范性引用文件 1 ………………………………………………………………………………………… 3 术语和定义 1 ……………………………………………………………………………………………… 4 缩略语 2 …………………………………………………………………………………………………… 5 说明 2 ……………………………………………………………………………………………………… 5.1 交付项类别及代码 2 ………………………………………………………………………………… 5.2 交付项选项 2 ………………………………………………………………………………………… 6 交付项描述 3 ……………………………………………………………………………………………… 参考文献 6 ………………………………………………………………………………………………………GB/T43452—2023 前 言 本文件按照GB/T1.1—2020《标准化工作导则 第1部分:标准化文件的结构和起草规则》的规定 起草。 请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。 本文件由中华人民共和国工业和信息化部提出。 本文件由全国半导体器件标准化技术委员会(SAC/TC78)归口。 本文件起草单位:哈尔滨工业大学、合肥工业大学、中国电子技术标准化研究院。 本文件主要起草人:肖立伊、王永生、付方发、王进祥、来逢昌、尹勇生、杜高明、罗晓羽、李锟。 ⅠGB/T43452—2023 模拟/混合信号 知识产权(IP)核交付项要求 1 范围 本文件规定了模拟/混合信号知识产权(IP)核交付项及推荐格式或语言的要求。 本文件适用于模拟/混合信号IP核的测试、交换与集成。 2 规范性引用文件 本文件没有规范性引用文件。 3 术语和定义 下列术语和定义适用于本文件。 3.1 知识产权核 intellectualpropertycore;IPcore 事先定义,经过验证、可重复使用并能够完成某些功能的组件。 注:以下简称IP核。IP核在集成电路行业又称为硅知识产权SIP(SiliconIntellectualProperty)。IP核的形态为软 核、固核和硬核。 3.2 IP核提供者 IPcoreprovider 在IP核交易过程中创建和提供IP核的实体。 注:IP核提供者将提供IP核的相关信息和服务。 3.3 IP核使用者 IPcoreuser 在IP核交易过程中接收IP核的实体。 注:IP核使用者将完成IP核的集成和复用工作,与IP核提供者相对应。 3.4 强制 mandatory 必须提交的交付项。 注:代码为M。 [来源:SJ/T11477—2014,2.3,有修改] 3.5 推荐 recommended 为更好地理解或应用IP核建议提交的交付项。 注:代码为R。 [来源:SJ/T11477—2014,2.4,有修改] 3.6 条件强制 conditionalmandatory 当条件满足时必须提交的交付项。 1GB/T43452—2023 注:代码为CM。 [来源:SJ/T11477—2014,2.5,有修改] 3.7 条件推荐 conditionalrecommended 当条件满足时建议提交的交付项。 注:代码为CR。 [来源:SJ/T11477—2014,2.6,有修改] 4 缩略语 下列缩略语适用于本文件。 DEF:设计交换格式(designexchangeformat) EDIF:电子设计交换格式(electronicdesigninterchangeformat) GDSⅡ:图形数据库系统二代(graphicdatabasesystemⅡ) HDL:硬件描述语言(hardwaredescriptionlanguage) HTML:超文本置标语言(hypertextmark-uplanguage) IP:知识产权(intellectualproperty) LEF:库交换格式(libraryexchangeformat) N/A:不适用(notapplicable) OFD:开放版式文档(openfixed-layoutdocument) PDF:可移植文档格式(portabledocumentformat) SPEF:标准寄生提取格式(standardparasiticextractionformat) SPICE:以集成电路为重点的仿真程序(simulationprogramwithintegratedcircuitemphasis) VHDL:超高速集成电路硬件描述语言(veryhighspeedintegratedcircuitshardwaredescription language) VHDL-AMS:模拟和混合信号超高速集成电路硬件描述语言(veryhighspeedintegratedcircuits hardwaredescriptionlanguageforanalogandmixed-signal) 5 说明 5.1 交付项类别及代码 本文件根据交付项的表现形式将交付项分为以下几类并给出对应的代码: a) 文档交付项,用“D+阿拉伯数字”表示,例如:IP核简介文档交付项在本文件中代码为D2; b) 电路设计交付项,用“C+阿拉伯数字”表示; c) 物理设计交付项,用“P+阿拉伯数字”表示; d) 模型交付项,用“M+阿拉伯数字”表示; e) 功能验证交付项,用“V+阿拉伯数字”表示; f) 流片验证交付项,用“S+阿拉伯数字”表示。 5.2 交付项选项 为了方便模拟/混合信号IP核交付项的质量评估,定义了交付项的选项。交付项的选项分为强制、 条件强制、推荐和条件推荐。 2GB/T43452—2023 6 交付项描述 模拟/混合信号IP核交付项的规定见表1。 表1 模拟/混合信号IP核交付项 类别 名 称 代码推荐格式或语言选项代码 描 述 文档 交付项交付项目清单 D1OFD、PDF、HTML MIP核提供者所有交付资料的清单 IP核简介 D2OFD、PDF、HTML MIP核的简单描述 功能规范 D3OFD、PDF、HTML M 提供充分的信息描述IP核的功能 设计手册aD4OFD、PDF、HTML CM提供关于本IP核的详细介绍以及其 内部实现细节 功能及物理验证文档bD5OFD、PDF、HTML CM提供本IP核所涉及的验证环境、验证 方法、物理层验证信息 应用手册 D6OFD、PDF、HTML M关于IP核应用的详细信息,包括验证 环境、系统集成指南、应用环境等 电路设计 交付项电路原理图cC1EDIF RIP核的电路原理图 电路级仿真网表dC2Hspice、spectre、spiceRIP核的晶体管级网表 物理设计 交付项物理网表eP1Hspice、spectre、spiceCRIP核版图提取后的晶体管级网表 版图fP2GDSII MIP核的版图 设计规则检查结果输 出文件P3N/A M 版图设计规则检查的输出结果文件 版图与原理图一致性 检查结果输出文件P4N/A M版图与原理图一致性检查的输出结 果文件 电学规则检查结果输 出文件P5N/A M 版图电学规则检查的输出结果文件 版图映射文件 P6N/A R设计软件所需的工艺层次与GDSⅡ 文件间的映射文件 信号完整性分析文件P7N/A R 信号完整性相关分析的输出结果文件 模型 交付项算法级模型gM1Verilog-AMS、 VHDL-AMS、C、 C++、JavaCR一般是一个描述IP核功能的数学模 型,必要时也描述IP核的关键行为 (性能规范)。系统设计师通过这个 模型以算法方式在不同类型IP核之 间做出必要的权衡 静态时序分析模型 M2.lib、.db R描述模拟/混合信号IP核数字部分的 静态时序特性。该模型的目的是使 IP核使用者走通有关时钟设计和时 序验证的数字设计标准流程 3GB/T43452—2023