(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202211044351.3 (22)申请日 2022.08.30 (71)申请人 苏州漠陀半导体科技有限公司 地址 215300 江苏省苏州市昆山 开发区庆 丰西路669号1号房智谷创意工坊 （智 谷创意产业园B区） 4层40 6 (72)发明人 罗祖锋　袁国顺　余红江　 (74)专利代理 机构 北京冠和权律师事务所 11399 专利代理师 陈姣姣 (51)Int.Cl. H04L 9/32(2006.01) (54)发明名称 一种高硬件效率的物理不可 克隆函数电路 (57)摘要 本发明提出了一种高硬件效率的物理不可 克隆函数电路。 所述物理不可克隆函数电路包括 熵源电路、 熵源提取器和响应生成器； 所述熵源 电路的熵源信号端与所述熵源提取器的提取信 号端电连接； 所述响应生 成器与所述熵源电路进 行电连接； 所述熵源电路包括一个或多个可配置 延时单元。 权利要求书2页 说明书5页 附图1页 CN 115442051 A 2022.12.06 CN 115442051 A 1.一种高硬件效率的物理不可克隆函数电路， 其特征在于， 所述物理不可克隆函数电 路包括熵源电路、 熵源提取器和响应生成器； 所述熵源电路的熵源信号端与所述熵源提取 器的提取信号端电连接； 所述响应生成器与所述熵源电路进行电连接； 所述熵源电路包括 一个或多个可配置延时单 元。 2.根据权利要求1所述物理不可克隆函数电路， 其特征在于， 所述可配置延时单元包括 Path1电路、 Path2电路和一个或门电路； 所述Path1电路和Path2电路为从可配置延时单元 的输入端X到输出端Y完全对称的两条路径； 所述Path1电路和Path2电路的信号输出端分别 与所述或门电路的两个信号输入端对应相连； 所述或门电路的信号输出端即为可配置延时 单元的输出端Y 。 3.根据权利要求2所述物理不可克隆函数电路， 其特征在于， 所述Path1电路包括一个 非门电路和一个与门电路； 所述 非门电路的信号输入端与运行触发信号端C电连接； 所述 非 门电路的信号输出端与所述与门电路的一个信号输入端电连接； 所述与门电路的另一个信 号输入端与所述可配置延时单元的输入端 X电连接， 所述输入端 X用于接入输入信号X； 所述 与门电路的信号输出端即为所述Path1电路信号输出端。 4.根据权利要求2所述物理不可克隆函数电路， 其特征在于， 所述Path2电路包括一个 与门电路； 所述与门电路的一个信号输入端与运行触发信号端C电连接； 所述与门电路的另 一个信号输入端与所述可配置延时单元 的输入端X电连接； 所述与门电路的信号输出端即 为所述Path2电路信号输出端。 5.根据权利要求2所述物理不可克隆函数电路， 其特征在于， 所述可配置延时单元的运 行过程包括： 当C＝0时， 所述输入端X输入的输入信号x经由Path  1电路流向输出端Y； 当C＝1时， 所述输入端X输入的输入信号x经由Path  2电路流向输出端Y 。 6.根据权利要求5所述物理不可克隆函数电路， 其特征在于， 所述输入端X输入的输入 信号x经由Path  1电路流向输出端Y， 包括： 当C＝0时， Path  2电路上的与门保持关闭， 即输出恒为0， 输入端X的 “1”值无法传播； 所述Path  1电路上的与门电路输入端连接的是被非门电路 反相后的运行触发信号c； 所述与门电路维持打开状态， 用于传播输入信号x 的“0”值和“1”值， 即输入信号x经由 Path 1电路流向输出端Y 。 7.根据权利要求6所述物 理不可克隆函数电路， 其特征在于， 当C＝1时， 所述输入端X输 入的输入信号x经由Path  2电路流向输出端Y， 包括： Path 1电路上的与门电路的一隔输入端被反相后的运行触发信号c保持关闭， 即输出 恒为0， 输入信号x的 “1”值无法传播； 所述Path  1电路上的与门电路的输入端连接的是未经非门电路反相的运行触发信号 c； 所述与门电路维持打开的状态， 用于传播输入信号x 的“0”值和“1”值， 即输入信号x经 由Path 2电路流向输出端Y 。 8.根据权利要求1所述物理不可克隆函数电路， 其特征在于， 所述熵源提取器包括环形 振荡器、 一个与门控制器和一个反相器； 所述反相器用于将熵源电路纳入环形振 荡器； 所述 与门控制器设置于所述反相器的链路上， 用于使物理不可克隆函数只在用户开启的情况下权　利　要　求　书 1/2 页 2 CN 115442051 A 2进行工作。 9.根据权利要求1所述物理不可克隆函数电路， 其特征在于， 所述响应生成器包括激励 控制器、 频率测量模块、 定时器模块和响应生 成模块； 所述激励 控制器与所述一个或多个可 配置延时单元电连接； 所述频率测量模块的信号输入端与所述熵源电路的信号输出端电连 接； 所述频率测量模块的信号输出端与所述响应生成模块的信号输入端电连接； 所述定时 器模块与所述频率测量模块电连接； 其中， 所述响应生成模块内部中包括两个寄存器， 通过比较两个所述寄存器的值得到 响应输出。 10.根据权利要求9所述物理不可克隆函数电路， 其特征在于， 所述响应生成器运行过 程包括： 控制激励控制器产生预先设置的特定位数的激励信号； 其中， 所述特定位数中的每一 位的激励信号使所述可配置延时单元 的输入端X到输出端Y具有不同的延迟， 并且， 所述特 定位数n的取值范围为3 <n<30； 利用使能端EN控制所述物理不可 克隆函数电路是否 工作； 在所述使能端EN和可配置延时单元的共同控制下， 所述频率测量模块对当前激励控制 器生成的频率进行 频率测量； 其中， 所述频率测量的时间窗由定时器决定 。权　利　要　求　书 2/2 页 3 CN 115442051 A 3