(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202210161547.4 (22)申请日 2022.02.22 (71)申请人 广东省绿算 技术有限公司 地址 528306 广东省佛山市顺德区容桂街 道小黄圃社区外环路16号东逸湾倚湖 居20座80 3号之二 (72)发明人 梁裕培　潘刚　 (74)专利代理 机构 北京市万慧达律师事务所 11111 专利代理师 劳奕琴 (51)Int.Cl. H04L 9/06(2006.01) H04L 9/30(2006.01) H04L 9/32(2006.01) G06F 7/58(2006.01)G06F 21/72(2013.01) G06F 21/76(2013.01) (54)发明名称 基于FPGA的国密算法加速运算控制方法及 装置 (57)摘要 本申请涉及一种基于FPGA的国密算法加速 运算控制方法、 装置、 计算机设备和存储介质， 所 述方法包括： 获取待处理数据； 识别目标国密算 法并获取目标国密算法的运算流程； 识别运算流 程中多个可并行运算的目标流程节 点； 调用目标 国密算法并采用FPGA芯片的IP核对待处理数据 进行数据处理； 其中， IP核中包含多个可并行处 理的运算单元， IP核对待处理数据进行数据处理 时， 采用各运算单元并行处理各目标流程节点的 数据运算。 上述方法能够在采用国密算法进行数 据处理时， 提高数据处 理的效率。 权利要求书2页 说明书14页 附图9页 CN 114629622 A 2022.06.14 CN 114629622 A 1.一种基于FPGA的国密算法加速运 算控制方法， 所述方法包括： 获取待处 理数据； 识别目标国密算法并获取 所述目标国密算法的运 算流程； 识别所述 运算流程中多个可并行运 算的目标流 程节点； 调用所述目标国密算法并采用FPGA芯片的IP核对所述待处 理数据进行 数据处理； 其中， 所述IP核中包含多个可并行处理的运算单元， 所述IP核对所述待处理数据进行 数据处理时， 采用各运 算单元并行处 理各目标流 程节点的数据运 算。 2.根据权利要求1所述的方法， 其特征在于， 所述识别所述运算流程中多个可并行运算 的目标流 程节点， 包括： 获取所述运算流程中各流 程节点之间的依赖关系； 根据所述各流程节点之间的依赖关系识别出多个不存在数据输入以及数据输出的依 赖关系的流程节点， 所述多个不存在数据输入以及数据输出的依赖 关系的流程节点为所述 多个可并行运 算的多个目标流 程节点。 3.根据权利要求1所述的方法， 其特征在于， 所述运算流程中包含多个节点， 任意一个 或多个节点包 含多个子节点； 所述多个可并行运算的目标流程节点包括可并行运算的多个所述节点， 或， 所述多个 可并行运算的目标流程节点包括任一节点中的多个可并行运算的子节点， 或， 所述多个可 并行运算的目标流程节点包括多个可并行运算的所述节点以及多个任一节点中的可并行 运算的子节点。 4.根据权利要求3所述的方法， 其特征在于， 所述目标国密算法包括SM2算法， 所述识别 所述运算流程中多个可并行运 算的目标流 程节点， 包括： 识别所述SM2算法的运算流程中点加运算的多个节点， 所述可并行运算的多个所述节 点包括所述 点加运算的多个节点。 5.根据权利要求3所述的方法， 其特征在于， 所述目标国密算法包括SM2算法， 所述识别 所述运算流程中多个可并行运 算的目标流 程节点， 包括： 识别所述SM2算法的运算流程中的点乘运算的节点， 所述点乘运算的节点包含点加运 算的多个子节点， 所述多个可并行运 算的子节点包括所述 点加运算的多个子节点。 6.根据权利要求3所述的方法， 其特征在于， 所述目标国密算法包括SM3算法， 所述识别 所述运算流程中的目标流 程节点， 包括： 识别所述SM3算法的运算流程中迭代压缩算法运算的节点， 所述迭代压缩算法运算的 节点包含第一消息扩展子节点、 第二消息扩展子节点以及消息压缩子节点， 所述多个可并 行运算的子节点包括所述第一消息扩展子节点、 所述第二消息扩展子节点以及所述消息压 缩子节点。 7.根据权利要求3所述的方法， 其特征在于， 所述目标国密算法包括SM4加密算法， 所述 识别所述 运算流程中的目标流 程节点， 包括： 识别所述SM4加密算法的运算流程中加密运算的节点， 所述加密运算的节点包含多个 加密处理流程， 各加密处理流程对应一个加密子节点， 所述多个可并行运算的子节点包括 各加密子节点； 或，权　利　要　求　书 1/2 页 2 CN 114629622 A 2所述目标国密算法包括SM4解密算法， 所述识别所述运算流程中的目标流程节点， 包 括： 识别所述SM4解密算法的运算流程中解密运算的节点， 所述解密运算的节点包含多个 解密处理流程， 各解密处理流程对应一个解密子节点， 所述多个可并行运算的子节点包括 各解密子节点。 8.一种基于FPGA的国密算法加速运 算控制装置， 其特 征在于， 所述装置包括： 获取模块， 用于获取待处 理数据； 第一识别模块， 用于识别目标国密算法并获取 所述目标国密算法的运 算流程； 第二识别模块， 用于识别所述 运算流程中多个可并行运 算的目标流 程节点； 数据处理模块， 用于调用所述目标国密算法并采用FP GA芯片的IP核对所述待处理数据 进行数据处理； 其中， 所述IP核中包含多个可并行处理的运算单元， 所述IP核对所述待处理数据进行 数据处理时， 采用各运 算单元并行处 理各目标流 程节点的数据运 算。 9.一种计算机设备， 包括存储器、 处理器及存储在存储器上并可在处理器上运行的计 算机程序， 其特征在于， 所述处理器执行所述计算机程序时实现权利要求1至7中任一项所 述方法的步骤。 10.一种计算机可读存储介质， 其上存储有计算机程序， 其特征在于， 所述计算机程序 被处理器执行时实现权利要求1至7中任一项所述方法的步骤。权　利　要　求　书 2/2 页 3 CN 114629622 A 3