(19)国家知识产权局 (12)发明 专利 (10)授权公告 号 (45)授权公告日 (21)申请 号 202210777865.3 (22)申请日 2022.07.04 (65)同一申请的已公布的文献号 申请公布号 CN 114880880 A (43)申请公布日 2022.08.09 (73)专利权人 成都复锦功率半导体技 术发展有 限公司 地址 610000 四川省成 都市中国 （四川） 自 由贸易试验区成都高新区和乐二街 171号5栋15楼 (72)发明人 王新　代同振　周仲建　张乃介　 张帅　 (74)专利代理 机构 成都天嘉专利事务所(普通 合伙) 5121 1 专利代理师 彭思雨(51)Int.Cl. G06F 30/20(2020.01) (56)对比文件 CN 114497188 A,2022.05.13 CN 111106161 A,2020.0 5.05 CN 114564850 A,2022.05.31 CN 114582863 A,2022.06.03 CN 103902761 A,2014.07.02 高雅君.VDMOSFET 导 通电阻的最佳化设计. 《飞行设计》 .20 02,(第2期), Zhonglin Han等.A Novel 4H-SiC Trenc h MOSFET I ntegrated W ith Mesa-Sidewal l SBD. 《IEEE Transacti ons on Electro n Devices》 .2021,第68卷(第1期), 审查员 刘晓丹 (54)发明名称 一种SGT MOSFET器件 优化设计方法 (57)摘要 本发明涉及半导体器件技术领域， 公开了一 种SGT MOSFET器件优化设计方法， 本方法从SGT   MOSFET的物理结构出 发， 建立器件的比导通电阻 模型并进行验证， 最后绘制SGT  MOSFET器件比导 通电阻随平台区宽度以及沟槽宽度变化的曲线 图表， 最终从曲线图表中选择器件最佳比导通电 阻时的平台区宽度以及沟槽宽度作为SGT   MOSFET器件的结构设计参数。 本发明可以准确分 析器件导通电阻随结构参数变化的趋势， 对指导 该类器件研制具有一定参 考价值。 权利要求书6页 说明书17页 附图4页 CN 114880880 B 2022.10.11 CN 114880880 B 1.一种SGT  MOSFET器件 优化设计方法， 其特 征在于， 包括以下步骤： 获取SGT MOSFET器件的导通电阻， 根据获取的导通电阻， 建立SGT  MOSFET器件比导通 电阻模型； 采用模拟软件 验证SGT MOSFET器件比导 通电阻模型； 绘制SGT MOSFET器件比导通电阻随平台区宽度以及沟槽宽度变化的曲线图表， 根据曲 线图表， 选择器件最佳比导通电阻时的平台区宽度以及沟槽宽度作为SGT  MOSFET器件的结 构设计参数； 所述获取SGT  MOSFET器件的导通电阻， 根据获取的导通电阻， 建立SGT  MOSFET器件比 导通电阻模型， 包括： SGT MOSFET器件的导通电阻由源极接触电阻、 源区体电阻、 沟道电阻、 漂移区电阻、 衬 底电阻以及漏极接触电阻构成， 则有 ； 其中， 为SGT MOSFET器件的导通电阻， 为源极接触电阻， 为源区体接触电阻， 为沟道电阻， 为漂移区电阻， 为衬底电阻， 为漏极接触电阻； 定义单位面积内的导通电阻为S GT MOSFET器件的比导通电阻， 单位面积可容纳的元胞 数量为 ， 由于各个元 胞为并联关系， SGT  MOSFET器件的比导 通电阻为 ； 其中， 为元胞面积； 那么， 则有SGT  MOSFET器件比导 通电阻模型的计算表达式如下 ； 其中， 为SGT MOSFET器件的比导通电阻； 为源极接触比导通电阻； 为源 区体比导通电阻； 为沟道比导通电阻； 为漂移区比导通电阻； 为衬底比导通 电阻； 为漏极接 触比导通电阻； 所述源极接触比导 通电阻的计算过程具体如下： 在SGT MOSFET器件元胞结构内到N+源区的接触电阻由接触电阻率以及N+源区的结深 确定， 计算表达式如下 ； 其中， 为接触电阻率， 为N+源区结深， 为沟道的有效宽度； 由比导通电阻定义可 得， 源极接触比导 通电阻为源极接触电阻与元 胞面积相乘得到 ； 对于条形元胞， 其元胞面积如下权　利　要　求　书 1/6 页 2 CN 114880880 B 2； 其中， 为SGT MOSFET器件的平台区宽度； 为SGT MOSFET器件的沟槽 宽度； 在SGT MOSFET器件中， 源极由两个N+源区并联， 因此源极接触比导 通电阻为 ； 所述源区体比导 通电阻的计算过程具体如下： 电流从接触孔进入源区， 在到达沟道之前要从源区流过， 源区体电阻由N+源区扩散的 方块电阻 及N+源区横向长度 决定， 计算表达式如下 ； 其中， 为沟道的有效宽度； N+源区的长度由下列计算表达式确定 ； 其中， 为SGT MOSFET器件的平台区宽度， 为接触孔宽度； 由比导通电阻定义可 得， 源区体比导 通电阻为源区体接触电阻与元 胞面积相乘获得 ； 对于条形元胞， 其元胞面积如下 ； 其中， 为SGT MOSFET器件的沟槽 宽度； 在SGT MOSFET器件中， 每 个元胞内包含两个源区， 因此源区体比导 通电阻为 ； 所述沟道比导 通电阻的计算过程具体如下： SGT MOSFET器件结构中的沟道形成于gate2结构的两个纵向侧壁， 每个沟道贡献的电 阻为 ； ；权　利　要　求　书 2/6 页 3 CN 114880880 B 3